# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-332452

(43) Date of publication of application: 21.11.2003

(51)Int.Cl.

H01L 21/822

H01L 21/02

H01L 27/04

(21)Application number: 2002-142358 (71)Applicant: RENESAS TECHNOLOGY

CORP

HITACHI ULSI SYSTEMS CO


LTD

(22)Date of filing: 17.05.2002 (72)Inventor: MURANAKA MASAYA

#### (54) SEMICONDUCTOR IDENTIFICATION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor identification circuit for discriminating individual semiconductor integrated circuit device or a semiconductor chip with a simple constitution under a high reliability.



N4SOLUTION: The semiconductor identification circuit comprises a first gate circuit and a second gate circuit, which are formed under the same manufacturing process with the same configuration mutually. The semiconductor identification circuit is also provided with a plurality of unit identification circuits, in which

the first input of the first gate circuit is connected to the first output of the same, then, the input and the output of the first gate circuit, which are connected commonly, are connected to the first input of the second gate circuit while a proper identification information, determined by a difference of the logical threshold values between the first gate circuit and the second gate circuit under an operating condition by supplying an operation circuit signal to the second input of the first and second gate circuits based on the output signal of the second gate circuit, is formed in the second input of the first and second gate circuits.

#### (19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-332452 (P2003-332452A)

(43)公開日 平成15年11月21日(2003, 11, 21)

(51) Int.Cl.7

酸別記号

FΙ

テーマコート\*(参考)

H 0 1 L 21/822 21/02

27/04

H01L 21/02

Z 5F038

27/04

Α

審査請求 未請求 請求項の数5

OL (全37 頁)

(21)出願番号

特願2002-142358(P2002-142358)

(22)出顧日

平成14年5月17日(2002.5.17)

(71)出顧人 503121103

株式会社ルネサステクノロジ

東京都千代田区丸の内二丁目4番1号

(71)出顧人 000233169

株式会社日立超エル・エス・アイ・システ

ムズ

東京都小平市上水本町5丁目22番1号

(74)代理人 100081938

弁理士 徳若 光政


最終頁に続く

#### (54) 【発明の名称】 半導体機別回路

#### (57)【要約】

【課題】 簡単な構成で、高い信頼性のもとに個々の半 導体集積回路装置又は半導体チップの識別を可能にした 半導体識別回路を提供する。

【解決手段】 互いに同じ製造過程をもって同一の形態として形成された第1と第2ゲート回路を含み、上記第1のゲート回路の第1の入力と出力とを接続し、上記第2のゲート回路の第1の入力に上記第1のゲート回路の共通接続された入力と出力を接続し、上記第1及び第2のゲート回路の第2の入力には、動作制御信号を供給して動作状態のときに上記第1ゲート回路と第2ゲート回路の論理しきい値の差によって決まる固有の識別情報を上記第2のゲート回路の出力信号に基づいて形成する単位識別回路の複数個を備える。



#### 【特許請求の範囲】

【請求項1】 互いに同じ製造過程をもって同一の形態として形成された第1と第2ゲート回路を含み、

上記第1のゲート回路は、第1の入力と出力とが接続され、

上記第2のゲート回路の第1の入力は、上記第1のゲート回路の共通接続された入力と出力に接続され、

上記第1及び第2のゲート回路の第2の入力には、動作制御信号が供給されてなり、上記第1ゲート回路と第2ゲート回路の論理しきい値の差によって決まる固有の識別情報を上記第2のゲート回路の出力信号に基づいて形成する単位識別番号発生回路の複数個を備えてなることを特徴とする半導体識別回路。

#### 【請求項2】 請求項1において、

上記第2のゲート回路に対しては、第2のゲート回路と 同様な構成にされた1ないし複数のゲート回路が更に縦 列形態に接続されてなることを特徴とする半導体識別回 路。

【請求項3】 請求項2において、

上記複数の単位識別番号発生回路は、順序回路により形成された動作制御信号に対応して順次に動作状態にされ、

上記複数の単位識別番号発生回路の出力部には、上記動 作順序に対応した各単位識別番号発生回路の識別情報を シリアルに出力させるゲート回路が設けられてなること を特徴とする半導体識別回路。

【請求項4】 請求項3において、

上記各ゲート回路は、CMOS構成のゲート回路であり、上記動作制御信号により単位識別番号発生回路が非動作状態にされるときに、次段のゲート回路のPチャネルMOSFETをオフ状態にさせるものであることを特徴とする半導体識別回路。

【請求項5】 請求項4において、

上記複数の単位識別番号発生回路は、行列配置されてな り、

上記複数の単位識別番号発生回路を構成するゲート回路 は、3入力のゲート回路からなり、第1の入力により前 記論理しきい値を取り出し、第2の入力に行方向の動作 制御信号を供給し、第3の入力に列方向の動作制御信号 を供給してなることを特徴とする半導体識別回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集識別回路に関し、半導体集積回路装置又は半導体チップに固有の識別情報を割り当て、個々の半導体集積回路装置又は半導体チップの識別を行う技術に利用して有効な技術に関するものである。

#### [0002]

【従来の技術】本発明者は、本発明を成した後の調査に よって、後で説明する本発明に関連するとされるものと して、特開平6-196435号公報、特開平10-055939号公報、特開平11-214274号公報、特開平7-335509号公報、特開平7-050233号公報記載の発明が存在するとの報告を受けた。それら公報に記載の発明は、いずれも、各チップに固有の識別情報を書き込むために、格別な製造工程を要するものと認められる。しかし、それら公報には、後で説明する本発明のように格別の製造工程の追加や変更を必要としないでも済む半導体集積回路装置の識別方法に関する記載は認められない。

#### [0003]

【発明が解決しようとする課題】半導体集積回路装置は、それに固有の識別情報が付与されていれば、その識別情報に基づいて種々の望むべき利用行為が可能となる。半導体集積回路装置に、その一個一個のようなレベルで固有の識別情報を設定しておくことができるならば、その固有の識別情報の利用の元で、本発明者が明らかにした後で説明するような新しい、製造方法や製品管理技術を提供することができる。

【0004】半導体集積回路装置の実使用段階のような段階で不具合が発生したような場合、その半導体集積回路装置から固有の識別情報を得ることができるならば、その不具合をもたらした要因の追求を容易にする。例えば、半導体メーカにとって、半導体集積回路装置の固有の識別情報に基づいて、その製造時期、製造ライン、製造ロット、検査来歴、設計情報、等々の情報を把握できる。それによって、不具合の発生要因の追求が容易になり、その対策も容易になる。

【0005】半導体集積回路装置を構成するパッケージに付されるインク印刷法やレーザ刻印法によるようなマーキングは、一種の識別情報とみなされ得る。その種のマーキングは、半導体集積回路装置の製品型名が主体となっているが、その製品型名と共に、年、週などの製造時期のコード表示が含まれることも有る。しかしながら、その種のマーキング表示では、それによって表示可能な情報量の少なさに応じて、工業製品として多量に製造されたり長期間に渡って製造されたりする半導体集積回路装置の一個一個のようなレベルでの固有の識別情報を設定することは困難である。

【0006】半導体集積回路装置を構成する半導体チップに対して、ヒューズ素子のようなプログラム可能な素子を設定し、そのプログラム可能な素子に固有の識別情報を与えることを想定することは可能である。しかしその種の想定し得る技術は、元々の半導体集積回路装置がプログラム素子を要しないものであったなら、そのプログラム可能な素子のために新たな製造工程を要してしまい、半導体集積回路装置の製造プロセスの複雑化や、価格の上昇を引き起こしてしまう難点を持つ。半導体集積回路装置が、元々、プログラム可能な素子を持っているなら、新たな製造プロセスの複雑化は無い。その場合で

あっても、プログラム可能な素子に対して固有の認識情報を書き込むための製造工程の追加や変更が必要となる。

【0007】シリコン・シグネチャーと称されるような 既知の技術では、製品型名や固有情報を電気的に読み出 しできるような形態を持って半導体集積回路装置に書き 込むようにされる。しかしながら、その種の技術では、 上記と同様にその情報を書き込むための製造工程の追加 や変更が必要になる。

【0008】したがって、この発明の一つの目的は、簡単な構成で個々の半導体集積回路装置又は半導体チップの識別を可能にした半導体識別回路を提供することにある。この発明の他の目的は、高い信頼性のもとに個々の半導体集積回路装置又は半導体チップの識別を可能にした半導体識別回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

#### [0009]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、互いに同じ製造過程をもって同一の形態として形成された第1と第2ゲート回路を含み、上記第1のゲート回路の第1の入力と出力とを接続し、上記第2のゲート回路の第1の入力に上記第1のゲート回路の共通接続された入力と出力を接続し、上記第1及び第2のゲート回路の第2の入力には、動作制御信号を供給して動作状態のときに上記第1ゲート回路と第2ゲート回路の論理しきい値の差によって決まる固有の識別情報を上記第2のゲート回路の出力信号に基づいて形成する単位識別回路の複数個を備える。

#### [0010]

【発明の実施の形態】図1には、この発明に係る半導体識別回路の一実施例の基本的回路図が示されている。この実施例では、2入力のナンドゲート回路G1~G4が用いられる。ゲート回路G1は、一方の入力と出力とが結合される。このゲート回路G1の共通化された入出力がゲート回路G2の一方の入力と接続される。ゲート回路G3の一方の入力に接続される。ゲート回路G3の出力はゲート回路G4の一方の入力に接続される。そして、これらのゲート回路G1~G4の他方の入力には、動作制御信号Gが共通に供給される。

【0011】図2には、図1の半導体識別回路の一実施例の具体的回路図が示されている。ゲート回路G1は、直列形態にされたNチャネルMOSFETQ1とQ3、並列形態にされたPチャネルMOSFETQ2とQ4から構成される。上記MOSFETQ1とQ3のゲートが共通に接続されて第1の入力とされる。上記MOSFETQ2とQ4のゲートが共通に接続されて第2の入力とされる。上記MOSFETQ3のソースは回路の接地電

位 VSSが供給され、上記MOSFETQ1のドレインは、PチャネルMOSFETQ2とQ4のドレインに接続される。PチャネルMOSFETQ2とQ4のソースには電源電圧VDDが印加される。他のゲート回路G2~G4も上記同様な回路により構成される。

【0012】上記ゲート回路G1~G4は、半導体集積回路装置の設計及び製造の上では、現実的に制御可能な範囲内において、互いに同じ特性を持つように構成される。複数のゲート回路を互いに同じ特性とする技術について、以下に概略的に説明する。ゲート回路G1~G4において、その特性である論理しきい値は、概略的には、それを構成するPチャネルMOSFETとNチャネルMOSFETとに決まると理解されているであろう。その観点ではチャネル幅Wとチャネル長Lとの比W/Lは同じであるがサイズが異なるMOSFETによっても同じ特性のCMOSゲート回路を構成できると理解され得る。しかしながら、半導体集積回路装置の製造バラッキによる電気特性への影響は、異なったサイズの素子に対しては異なったものとなる。

【0013】実施例では、かかる複数のゲート回路G1~G4のそれぞれは、好適には、それぞれを構成する素子の相互、すなわちPチャネル型MOSFETの相互、及びNチャネル型MOSFETの相互が互いに同じ構造、同じサイズを持って構成される。言うまでもなくそれら素子は、同じ素子は同じプロセスの元で一括製造されると言う半導体集積回路装置の特徴に従って製造される。これによって複数のゲート回路G1~G4は、半導体集積回路装置の製造上の加工寸法のバラツキ、各種層の厚さバラツキ、不純物濃度バラツキ等々の製造バラツキによる影響を均等に受けるようにされる。

【0014】図1のように1つの入力と出力が短絡させられたゲート回路G1の出力電圧は、論理しきい値電圧に到達する。ゲート回路G2が、完全に同じ電気的特性を持っていれば、2つのゲート回路G1とG2の論理しきい値は等しくなる。しかし、これは理想的な状態であり実際の半導体素子においては、僅かな特性の違いが存在するため、ゲート回路G1とG2の論理しきい値電圧に差が生じる。

【0015】ゲート回路G1とG2の論理しきい値のバラツキの要因としては、MOSトランジスタ特性のバラツキが支配的であると捉えてよい。そして、MOSトランジスタ特性のバラツキの原因としては、MOSトランジスタのゲート幅や、ゲート絶縁膜膜厚、導電決定不純物濃度とその分布などを挙げることができる。これらのバラツキはマクロ的な部分としては、同一ロット内の複数のウエハ間のゲート幅バラツキなどである。

【0016】本願発明においては、主としてミクロ的な部分のバラツキを利用するものであり、比較的に近接した位置に配置された素子問におけるバラツキを用いる。

このようなミクロ的なバラツキは、比較的に近接した素子間にランダムに発生するものとして観測されるからである。すなわち、図1のゲート回路G1とG2の論理したい値のバラツキもランダムであると考えられる。この論理しきい値のバラツキが、本願の解決しようとする課題である「半導体素子の持つ特徴的な特性のバラツキを固有の識別情報として抽出する」という解決手段の基となっている。

【0017】CMOSゲート回路を用いた場合には、論理しきい値に生じるバラツキがNチャネル型MOSトランジスタの持つバラツキにPチャネル型MOSトランジスタの持つバラツキが加えれたものと見做すことができ、バラツキ範囲が広くなり識別番号ないし識別情報の発生を効果的に行うようにすることができる。

【0018】図1に示した実施例では、2つのゲート回路G1とG2の論理しきい値の大きさの判定する。つまり、ゲート回路G1の短絡された入出力ノードの電圧(論理しきい値に相当する)をゲート回路G2の入力として供給し、その大小比較結果を後段のゲート回路G3、G4により増幅してCMOSレベルの2値信号を得るものである。したがって、厳密にはゲート回路G3とG4は、ゲート回路G1とG2のようにPチャネル型MOSFETの相互が互いに同じ構造、同じサイズを持って構成される必要は無いが、後述する理由から同じ構造、同じサイズを持って構成される。

【0019】単に識別情報を得るだけが目的なら、上記 ゲート回路G1ないしG4をCMOSインバータ回路に 置き換えることができる。しかしながら、CMOSイン バータ回路に置き換えると、上記入出力が短絡されたイ ンバータ回路及びそれを受けるインバータ回路に大きな 貫通電流が流れてしまい、低消費電力をその特徴の1つ とするCMOS回路には好ましくなくい。この実施例で は、ゲート回路の他方の入力に動作制御信号Gを供給す ることにより、上記識別情報を得るときのみに動作制御 信号Gをハイレベルとして、上記各ゲート回路G1~G 4を一方の入力に供給された信号に従った動作、つまり はインバータ回路と見做せるような動作を行わせること によって上記識別情報を得るものである。かかる識別信 号を取り出した後は、上記動作制御信号をロウレベルに し、各論理ゲート回路 G 1~ G 4 の出力信号をハイレベ ルに固定させる。

【0020】図3には、上記半導体識別回路の動作の一例を説明するための波形図が示されている。動作制御信号 G をロウレベルからハイレベルに変化させると、上記各ゲート回路 G  $1\sim G$  4 が実質的に動作状態となり、ゲート回路 G 1 の出力ノード N 1 がその論理しきい値に対応した電圧にされる。ゲート回路 G 2 は、その論理しきい値によってノード N 1 の電圧を判定し、その出力ノード N 2 の電位を決める。この例では、ゲート回路 G 1 の

論理しきい値が、ゲート回路G2の論理しきい値によりも僅かに大きいので、ゲート回路G2での増幅動作によってノードN2の電位が上記ノードN1に対して小さい電圧にされる。このノードN2の電圧は、ゲート回路G3により増幅されてノードN3のようにハイレベルに大きくされる。そして、ゲート回路G4により更に増幅されてノードN4のように回路の接地電位VSSに到達する。

【0021】この実施例では、回路が停止状態すなわち動作制御信号Gがロウレベルであるとき、図2のNチャネルMOSFETQ3、Q7、Q11、Q15がオフ状態となり、前記のCMOSインバータ回路を用いた場合のような貫通電流が抑制される。また、ゲート回路としてナンド(NAND)回路を用いた利点は、CMOS論理LSIの標準素子であるため、適用する製品を限定しないことである。つまり、完全論理記述型回路で構成されるため、回路設計が容易になるものである。

【0022】図3の実施例では、動作制御信号Gが、直列のNチャネルMOSFETのQ3、<math>Q7、Q11、Q15のゲートに接続されているが、NチャネルMOSFETQ1、Q5、Q9、Q13に接続されて、ノードN1、N2、N3はNチャネルMOSFETのQ3、Q7、Q11、Q15のゲートに接続されてもよい。

【0023】トランジスタレベル回路記述において重要なのは、個々のNAND素子中のMOSFETの信号接続位置である。上記の停止状態では各ゲート回路 $G1\sim G4$ の出力すなわちノードN1、N2、N3の電位が自動的に電源電圧となるため、それら信号の接続先のPFャネルMOSFETのNBTIによる特性の変動を防止できる効果がある。

【0024】MOSトランジスタは、そのしきい値電圧 が電界強度と温度とに依存するような電界ストレスによ って不所望に変動することが有る。特にNBTI(Nega tiveBias Temperature Instability)と称される現象 は、Pチャネル型MOSFETで顕著に現われる現象で ある。この防御策として、目的外の時間においてPMO Sのゲートに印加される電圧を高い電圧にする方法がよ く用いられる。この実施例では、上記動作制御信号Gの ハイレベルにより論理しきい値判定動作を行わせ、かか る論理しきい値判定動作以外の時には、動作制御信号G をロウレベルにしてPチャネル型MOSFETのゲート には、電源電圧を供給するようにゲート電圧を固定電圧 にするものである。これにより、Pチャネル型MOSF ETは、ゲート、ドレイン及びソースと基板(チャネ ル)の全てが電源電圧に等しい同電位となり、上記MO SFETの経時変化による論理しきい値の変動が極力抑 えられる。

【0025】図4には、この発明に係る多ビット識別番号発生回路の一実施例の回路図が示されている。この実施例は、図1の1ビット識別番号発生回路を4個連結

し、デコーダないしシフトレジスタの選択出力信号 G O ~ G 3 の遷移に従い、出力端子 N 4 4 から 4 ビツトの識別番号を逐次取り出す回路例である。端子 T は、通常ハイレベル状態である。

【0026】1ビットの識別番号発生回路、つまり単位 識別番号発生回路UC0~UC3のそれぞれは、前記図 1の半導体識別回路が用いられる。単位識別番号発生回 路UCOにおいて、4段目のゲート回路GO4は、前記 のように動作制御信号GO等で制御されるのではなく、 上記のように定常的にハイレベルにされる信号Tが供給 される。これにより、等価的にインバータ回路として動 作する。他の単位識別番号発生回路UC1~UC3は、 上記4段目のゲート回路G14~G34には、前段の単 位識別番号発生回路の出力信号が伝えられる。例えば、 最上段の単位識別番号発生回路UCOの出力信号は、上 記ゲート回路G04の出力信号がインバータ回路IVO によって反転されて出力される。このインバータ回路 I V O の出力信号が、次段の単位識別番号発生回路 U C 1 の上記4段目のゲート回路G14のゲート制御信号とし て入力される。

【0027】以下、単位識別番号発生回路UC1、UC2及びUC3には、それぞれ4段目のゲート回路G14、G24及びG34の出力側にそれぞれインバータ回路IV1、IV2、IV3が設けられ、上記インバータ回路IV1の出力信号は次段の単位識別番号発生回路UC2の4段目のゲート回路G24のゲート制御信号として入力され、上記インバータ回路IV2の出力信号は次段の単位識別番号発生回路UC3の4段目のゲート回路G34のゲート制御信号として入力される。

【0028】各1ビット識別番号発生回路 $UC0\sim UC$ 3には、それを活性化するためのデコーダ又はシフトレジスタで構成された選択回路の出力信号G0、G1、G2及びG3が動作制御信号として供給されており、各出力信号 $G0\sim G3$ は、図50#1から#4サイクルのごとく遷移する。#5サイクル目は上記#1サイクルと同じである。

【0029】#1サイクルでは動作制御信号G0がハイレベルとなり、他の動作制御信号G1~G3はロウレベルとなる。上記信号G0のハイレベルにより単位識別番号発生回路UC0が動作状態となり、ゲート回路G01とG02の論理しきい値の大小に対応した信号がゲート回路G03により増幅され、例えばN31のようにロウレベルにされる。この信号N31は、信号T1のハイレベルによりゲートを開いて、等価的にインバータ回路として動作するゲート回路G04及びインバータ回路IV0を介して増幅される。

【0030】このとき、他の動作制御信号G1~G3は上記のようにロウレベルであるので、第3段目のゲート回路G13、G23及びG33の各出力信号はハイレベルとなり、それぞれに対応した第4段目のゲート回路G

14、G24及びG34のゲートを開いて、インバータ 回路と等価な動作を行うものとされる。この結果、上記 単位識別番号発生回路UC0の上記信号N31に対応したインバータ回路IV0の出力信号のロウレベルは、それ以降の各ゲート回路及びインバータ回路が等価的にインバータ回路の縦列回路となるので、それらによって順次に伝えられて、出力N44からはN31に対応したロウレベルの上記単位識別番号発生回路UC0の識別信号が出力される。

【0031】#2サイクルでは動作制御信号G1がハイレベルとなり、他の動作制御信号G0、G2、G3はロウレベルとなる。上記信号G1のハイレベルにより単位識別番号発生回路UC1が動作状態となり、ゲート回路G11とG12の論理しきい値の大小に対応した信号がゲート回路G13により増幅され、例えばN32のようにロウレベルにされる。このとき、単位識別番号発生回路UC0において信号T1のハイレベルと、動作制御信号G0のロウレベルによるゲート回路G03の出力信号N31のハイレベルとにより、ゲート回路G04の出力信号がロウレベルとなり、インバータ回路IV0の出力信号がハイレベルにされているので、ゲート回路G14がゲートを開いて、上記N32の信号がゲート回路G14及びインバータ回路IV1を介して出力される。

【0032】このとき、他の動作制御信号G2、G3は上記のようにロウレベルであるので、第3段目のゲート回路G23及びG33の各出力信号はハイレベルとなり、それぞれに対応した第4段目のゲート回路G24及びG34のゲートを開いて、インバータ回路と等価な動作を行うものとされる。この結果、上記単位識別番号発生回路UC1の上記信号N32に対応したインバータ回路IV1の出力信号のロウレベルは、それ以降の各ゲート回路及びインバータ回路が等価的にインバータ回路の縦列回路となるので、それらによって順次に伝えられて、出力N44からはN32に対応したロウレベルの上記単位識別番号発生回路UC1の識別信号が出力される。

【0033】#3サイクルでは動作制御信号G2がハイレベルとなり、他の動作制御信号G0、G1、G3はロウレベルとなる。上記信号G2のハイレベルにより単位識別番号発生回路UC2が動作状態となり、ゲート回路G21とG22の論理しきい値の大小に対応した信号がゲート回路G23により増幅され、例えばN33のようにハイレベルにされる。このとき、前段の単位識別番号発生回路UC1において信号T1のハイレベルと、動作制御信号G0、G1のロウレベルによるゲート回路G03の出力信号N31及びG13の出力信号N32のハイレベルにより、ゲート回路G14の出力信号がハイレベルとなり、インバータ回路IV1の出力信号がハイレベルとなり、インバータ回路IV1の出力信号がハイレベルにされているので、ゲート回路G24がゲートを開いて、上記N33の信号がゲート回路G24及びインバー

タ回路 IV2を介して出力される。

【0034】このとき、他の動作制御信号 G3は上記のようにロウレベルであるので、第3段目のゲート回路 G33の出力信号はハイレベルとなり、それぞれに対応した第4段目のゲート回路 G34のゲートを開いて、インバータ回路と等価な動作を行うものとされる。この結果、上記単位識別番号発生回路 UC2の上記信号 N33に対応したインバータ回路 IV2の出力信号のハイレベルは、それ以降の各ゲート回路及びインバータ回路が等価的にインバータ回路の縦列回路となるので、それらによって順次に伝えられて、出力 N44からは N33に対応したハイレベルの上記単位識別番号発生回路 UC2の識別信号が出力される。

【0035】#4サイクルでは動作制御信号G3がハイレベルとなり、他の動作制御信号G0~G2はロウレベルとなる。上記信号G3のハイレベルにより単位識別番号発生回路UC3が動作状態となり、ゲート回路G31とG32の論理しきい値の大小に対応した信号がゲート回路G33により増幅され、例えばN34のようにロウレベルにされる。このとき、前段の単位識別番号発生回路UC2において信号T1のハイレベルと、動作制御信号G0、G1、G2のロウレベルによるゲート回路G03の出力信号N31、G13の出力信号N32及びG23の出力信号N33のハイレベルにより、ゲート回路G24の出力信号がロウレベルとなり、インバータ回路IV2の出力信号がハイレベルにされているので、ゲート回路G34がゲートを開いて、上記N34の信号をインバータ回路IV3を介して出力させる。

【0036】#5サイクル以降に同じ動作制御信号G0~G3を発生させると、上記と同じ動作が繰り替えされるが、上記4ビット分の識別番号をレジスタ等の記憶回路に保持しておけば、#5以降は全信号G0~G3をロウレベルに固定し、前記のような動作停止状態にして、消費電流の削減と素子特性の劣化を防止する。

【0037】本回路の重要な利用目的に後述するような 半導体の追跡があるが、そのためにはこの回路自体の信 頼性を工場出荷段階で保証することが重要である。通 常、半導体製品は出荷直前の最終検査の前に加速試験、 いわゆるバーインを行う。加速には、温度、印加電圧を 実使用条件より高く設定する環境加速の方法と、特定回 路の動作頻度を増やす方法が採られることが一般的であ る。

【0038】図5の#11から#14サイクルには、回路の動作頻度を増やすための方法を示している。サイクル#11は、待機状態にあたる。信号Tは、ハイレベルにされる。サイクル#12は、待機状態にて、信号Tをロウレベルにする。チェイン接続されたナンドゲート回路とインバータ回路G04、IV0、G14、IV1、G24、IV2及びG34、IV3の状態が遷移する。サイクル#13は、全ての1ビット識別番号活性回路U

C0~UC3を活性化する。これにより、前記#1~# 4サイクルのような通常動作に比べて4倍の活性化率を作り出すことができる。そして、サイクル#14は、再び待機状態に戻る。上記#11~#13のサイクルを繰り返すことにより、特定回路の動作頻度を増やして初期不良の洗い出しを効率よく行うようにすることができる。

【0039】上記動作制御信号G0~G3を形成する回 路は、デコーダ又はシフトレジスタで構成される。デコ ーダの場合には、上記4つの動作制御信号を形成するた めには、2ビットの信号を供給し、それをデコードして 上記4通り動作制御信号G0~G3を形成する。全信号 GO~G3をロウレベルにしたり、あるいはバーインの ために全信号G0~G3をハイレベルにするためには、 更に1ビットずつの制御信号が必要になる。シフトレジ スタの場合には、ハイレベルを順次にシフトさせれば上 記通常動作のためのG0~G3を発生させることができ る。シフトレジスタの各ビットRO~R3にロウレベル を設定すれば上記動作停止状態を作り出すことができる ので、バーインのために全信号G0~G3をハイレベル にするために、更に1ビットの制御信号を追加してゲー ト回路を制御して各動作制御信号G0~G3を強制的に ハイレベルにするようにすればよい。

【0040】図6には、この発明に係る多ビット識別番号発生回路の他の一実施例の回路図が示されている。この実施例は、前記図4の変形例であり、各単位識別番号発生回路UC0~UC3が、4個のナンドゲート回路により構成される。つまり、図4の実施例において、各単位識別番号発生回路UC0~UC3のそれぞれにおいて、第3段目のゲート回路G03~G33と出力部に設けられたインバータ回路IV0~IV3とが省略される。このように素子数を節減しつつ機能は同等である。また、インバータ回路を削除したことで、レイアウト的な均等性が高まる利点がある。

【0041】図6の実施例のように同じゲート回路を並 べて回路を構成する場合、Nチャネル型MOSトランジ スタのための単位領域の複数個、及びPチャネル型MO Sトランジスタのための単位領域の複数個を行列状に配 列させることが容易である。すなわち、得るべき回路規 模に応じて、基本パターン繰返し単位が、半導体基板上 において規則正しく配置させることができる。このよう な規則的なレイアウトではなく、同じ領域列を成すべき 複数の単位領域が、他の回路を構成する素子領域など挟 んで配置されてしまうようなことによって、互いに比較 的大きな距離を持って配置されるような場合、次のよう な難点が生ずる。すなわち複数の単位領域が、半導体集 積回路装置の製造条件の変動に基づくようなパターンの 寸法のマクロ的な変動もしくはパターン歪みのマクロ的 な変動による影響を強く受けるようになり、相対的に大 きなパターン形状の相違を生ずることになる。

【0042】半導体チップを実装することなどによって 半導体チップに与えられてしまう機械的応力は、半導体 チップの部分部分によって異なる可能性が大きいので、 複数の単位領域の相互では互いに比較的大きく異なった ものとなる可能性を持つ。回路に電源電流が流れること によってもたらされる動作温度の上昇は、複数の単位領 域相互に対して一様でなくなる。ゲート絶縁膜の厚さ や、導入不純物の微妙な濃度変化も、また複数の単位領 域相互が比較的離れていることによって比較的大きくな ってしまう危険性を持つ。これに対して、規則的なレイ アウトによる場合、同じ領域列に有る複数の単位領域 は、それらが比較的近接して配置され、互いに同じサイ ズ、同じ方向を持って構成されていることから、上述の ような相対的なパターン寸法、パターン歪み、機械的応 力、動作温度、膜厚、不純物濃度による影響を受け難 い。

【0043】いわゆる位相シフトマスク技術は、半導体集積回路装置を構成する回路素子、配線等を、いわゆるサブミクロンレベルに微細化する上での有効な技術と理解される。かかる位相シフトマスク技術では、マスクとする感光材層を感光せしめる際の光の位相差のわずかな変化にも起因して、得るべきパターンの左右形状の相違のように、パターンに非対称性ないしは歪みをもたらすことが有る。規則的な素子レイアウトは、その種のパターン歪みが有っても、複数の単位領域相互の電気特性の偏りを充分に小さくする事が可能である。

【0044】上のような観点での構成上の相違とともに、半導体におけるキャリヤ・モビリテイの結晶方位依存性による影響もまた、前述のようなミクロ的な特性を利用する本発明にとっては軽視できないものである。規則的なレイアウトによる場合、第1領域列をなす複数のゲート電極層の全てが互いに同じ方向かつ同じパターンとされていること、同様に第2領域列をなす複数のゲート電極層の全ても互いに同じ方向かつ同じパターンとされていることから、それら第1領域列に属するMOSトランジスタの相互、及び第2領域列に属するMOSトランジスタの相互は、上述の結晶方位性に基づく特性の違いを生じない。

【0045】このように、素子の規則的なレイアウト配置を可能とする前記図6の実施例のような識別番号発生回路は、半導体集積回路装置の設計上、及び製造上からは、前述のようなマクロ的バラツキないしは特性の偏りが、著しく小さくなるように考慮され、前述のようなミクロ的なバラツキを適切に利用できるように考慮されたものであることが理解されるであろう。

【0046】図6の構成によって得られるMOSトランジスタの電気特性の偏りを更に充分に排除する必要が或る場合には、図6の基本繰返し単位の複数によって構成される全体配列の端部効果を解消するためのダミー領域を設定することができる。ダミー領域は、上記全体配列

の上記端部を、レイアウト的に上記全体配列の内部と対 等にするための構成であり、少なくとも上記基本繰返し 単位における端部の複数の単位領域を持って構成する事 ができる。

【0047】この種のダミー領域を設定しない場合には、上記全体配列における端部の外側がどのような構成にされるかによって、かかる端部の加工形状が影響を受けることが有り、また半導体基板とその表面の絶縁膜との間でもたらされる応力のような素子特性に影響を与えかねない力の加わり方が、かかる端部とそれ以外の部分と異なってくることがある。それらは電気特性の偏りをもたらす要因ともなる。上のようなダミー領域を設定する場合には、上述の電気特性の偏りをもたらす要因を充分に排除する。ダミー領域は、回路として利用しない領域とすることも、電気特性の偏りを留意しなくて良い他の回路を構成するための構成とすることもできる。

【0048】図7には、この発明に用いられる1ビット固定番号発生回路の一実施例の回路図が示されている。前記図6のような多ビット識別番号発生回路から発生する、識別情報の一部を常に一定な値にするための方法を示している。つまり、前記図6の識別番号発生回路を構成する単位識別番号発生回路UC0~UC3のうち、任意の1つが図7の1ビット固定番号発生回路に置き換えられる。1ビット固定番号発生回路は、スイッチSWが設けられて、電源電圧VDDのようなハイレベル又は回路の接地電位VSSのようなロウレベルを初段のゲート回路に供給する。上記スイッチSWは、マスタースライス方式によりゲート回路の入力端子を電源電圧線に接続するか、あるいは回路の接地電位線に接続するかの選択的な配線形成により実現される。あるいは、ヒューズの切断の有無に置き換えることもできる。

【0049】図8には、この発明に係る多ビット識別番号発生回路の一実施例のブロック図が示されている。この実施例は、多ビット識別番号発生回路の故障被害を軽減する方法に向けられている。前記図4や図6に示した多ビット識別番号発生回路においては、複数の1ビット識別番号発生回路をチェインに連結すことで容易にビット数を増やすことができる。しかし、連結数を増やすと、その途中の一部が故障すると、全体の機能が停止あるいは低下してしまう危険性も高くなる。これでは、万が一のサンプルの来歴調査のために備えた識別番号が取り出せないという矛盾が生じる。

【0050】そこで、この実施例では多数の1ビット識別番号発生回路を小さなブロックBL0,BL1等に分けて、仮にその中の一つのブロックが故障してもその被害が、そのブロック内に留まり、全体の機能を著しく低下させないように工夫されている。例えば、各小ブロックBL0,BL1等の前記図4又は図6の実施例のようにビット数を4ビットとし、かかるブロック数が32個とすると、識別番号の総数は128ビットとなる。

【0051】各小ブロックBLO、BL1の出力部にデコーダ又はレジスタによる選択回路により選択信号HO、H1等を発生させ、小ブロックBLO、BL1…BL31(図示せず)を選択信号HO、H1等により順次に選択し、前記図4、図6等で説明した小ブロック内での単位識別番号発生回路のチェイン連結と同様にしてシリアルに出力させるようにするものである。この構成では、仮に、1ブロックが故障したとすると、全体の128ビット中の4ビット、すなわち約3%が欠落する。この時、識別能力は低下するが、完全に機能を失うことを防ぐことができる。予め、識別能力に余裕を持たせておけば、小規模の故障では全く問題を回避することができる。

【0052】図9には、この発明に係る多ビット識別番 号発生回路の一実施例のレイアウト図が示されている。 この実施例では、3入力のナンドゲート回路を用いて、 多ビット識別番号発生回路が行列配置される。例えば、 同図に代表として例示的に示されている1ビット識別番 号発生回路のように、入力A、B、Cの3入力を持つナ ンドゲート回路の入力Aを列(COL)選択用に用い、 入力Bを行(ROW)選択用に用い、残りの入力Cを論 理しきい値の大小比較用に用いる。 1 ビット識別番号発 生回路では、初段のゲート回路の入力Cと出力とが接続 されて、その論理しきい値に対応した電圧を発生させ る。第2段目のゲート回路は、その論理しきい値により 上記初段のゲート回路の論理しきい値の大小を比較す る。第3段目と第4段目のゲート回路は、増幅回路とし て動作するが、第3段目のゲート回路は入力Bが前段か らの出力Piを受ける入力として用いられ、第4段目の ゲート回路の出力は、次段の1ビット識別番号発生回路 への第3段目のゲート回路への入力信号とされる。

【0053】つまり、前記図7に示した小ブロックを構成する複数の1 ビット識別番号発生回路の複数個( $0\sim j$ )が上記第3 と第4 段目のゲート回路を用いてチェイン連結され、同図において行方向に配置される。同様な小ブロックの構成するチェイン連結された複数の1 ビット識別番号発生回路の複数個( $0\sim i$ )が列方向に複数個配置される。これにより、(j+1)×(i+1)ビットからなる多ビットの識別番号発生回路が実現される。上記小ブロックは、前記図6 の実施例のような単位識別番号発生回路UC $0\sim$ UC3 を上記行方向に直線的に並べて配置されたものと等価である。ただし、行選択のために上記3 番目の入力端子が必要になるものである。

【0054】上記行列配置された1ビット識別番号発生回路を行選択信号RWO~RWiと列選択信号COLO~COLjを発生させる。例えば、行選択信号RWOを選択状態にし、列選択信号COLO~COLjを順次に選択すれば第1行目の0~jの複数ビットの識別番号がその出力部に設けられたゲート回路及び3状出力回路を

通して出力線PPに出力される。次に、行選択信号RW 1を選択状態にし、列選択信号COL0~COLjを順次に選択すれば第2行目の0~jの複数ビットの識別番号がその出力部に設けられたゲート回路及び3状出力回路を通して出力される。以下、同様にして第i番目の行までの各0~jの複数ビットの識別番号を出力させることができる。

【0055】この構成は、多ビットの識別番号発生回路を規則的に半導体基板上にレイアウトする上で好適なものとなる。このような回路素子の半導体基板上への規則的なレイアウト配置によって、前記のように半導体集積回路装置の設計上、及び製造上からは、前述のようなマクロ的バラツキないしは特性の偏りが、著しく小さくなるように考慮され、前述のようなミクロ的なバラツキを適切に利用できるように考慮されたものである。行列配置された単位識別番号発生回路と前記出力部との間、あるいは行選択回路や列選択回路の間又は他の回路領域との間には、適宜にダミー領域が配置される。

【0056】図10には、この発明に係る半導体識別回路の他の一実施例の基本的回路図が示されている。図10(A)では論理記号により回路構成を示し、図10(B)は回路素子により回路構成を示している。図10

(A)に示したように、この実施例回路では、クロックドインバータ回路CN1~CN4が用いられる。クロックドインバータ回路CN1は、入力と出力とが結合される。このクロックドインバータ回路CN1の共通化された入出力がクロックドインバータ回路CN2の入力と接続される。以下、クロックドインバータ回路CN3、CN4も同様に直列形態に接続される。これらのクロックドインバータ回路CN1~CN4のクロック端子には、クロック信号GとG/が供給される。ここで、クロック信号G/は、クロック信号Gの反転信号を表している。この説明では、便宜上クロック信号G、G/としているが、実際には前記動作制御信号Gである。

【0057】図10(B)に示したように、クロックドインバータ回路CN1は、電源電圧VDDと回路の接地電位VSSの間に直列形態にされたNチャネルMOSFETQ1とQ3及びPチャネルMOSFETQ1とQ2のゲート及びドレインがそれぞれ共通に接続されて入力及び出力とされる。上記MOSFETQ3のゲートにはクロック信号Gが供給され、MOSFETQ4のゲートにはクロック信号Gが供給され、MOSFETQ4のゲートにはクロック信号G/が供給される。上記MOSFETQ3のソースは回路の接地電位が供給され、上記MOSFETQ4のソースは電源電圧VDDが供給される。他のクロックドインバータ回路CN1~CN4も上記同様な回路により構成される。

【0058】上記クロックドインバータ回路CN1~CN4は、前記図1の実施例と同様に半導体集積回路装置の設計及び製造の上では、現実的に制御可能な範囲内に

おいて、互いに同じ特性を持つように構成される。つまり、かかる複数のクロックドインバータ回路CN1~CN4のそれぞれは、好適には、それぞれを構成する素子の相互、すなわちPチャネル型MOSFETの相互、及びNチャネル型MOSFETの相互が互いに同じ構造、同じサイズを持って構成される。言うまでもなくそれら素子は、同じ素子は同じプロセスの元で一括製造されると言う半導体集積回路装置の特徴に従って製造される。これによって複数のクロックドインバータ回路CN1~CN4は、半導体集積回路装置の製造上の加工寸法のバラツキ、各種層の厚さバラツキ、不純物濃度バラツキ等々の製造バラツキによる影響を均等に受けるようにされる。

【0059】上記のように入力と出力が短絡させられたクロックドインバータ回路CN1の出力電圧は、論理しきい値電圧に到達する。クロックドインバータ回路CN2が、完全に同じ電気的特性を持っていれば、2つのクロックドインバータ回路CN1とCN2の論理しきい値は等しくなる。しかし、これは理想的な状態であり実際の半導体素子においては、僅かな特性の違いが存在するため、クロックドインバータ回路CN1とCN2の論理しきい値電圧に差が生じる。これをクロックドインバータ回路CN3、CN4により増幅して前記同様な1ビットの識別番号を発生させる。

【0060】このようなクロックドインバータ回路 CN1~CN4を用いた場合でも、前記 2 入力のナンドゲート回路を用いた場合と同様に、回路が停止状態すなわちクロック信号 Gがロウレベル、クロック信号 Gがハイレベルであるとき、図10(B)のNチャネルMOSFETQ3、Q7、Q11、Q15がオフ状態となり、PチャネルMOSFETQ4、Q8、Q12、Q16がオフ状態となり、前記のCMOSインバータ回路を用いた場合のような貫通電流が抑制される。

【0061】図11には、この発明に係る多ビット識別番号発生回路の他の一実施例の回路図が示されている。この実施例は、図10の1ビット識別番号発生回路を4個組み合わせて4ビットからなる識別番号を得るものである。回路の簡素化のために増幅回路として動作するクロックドインバータ回路CN3、CN4は共用させられる。つまり、入力と出力とが共通接続された4つのクロックドインバータ回路を並列に設け、それを4つのクロックドインバータ回路の入力に共通に供給する。そして、上記4つのクロックドインバータ回路に対しては、クロック端子に動作制御信号として相補信号A0,A0/、A1,A1/、A2,A2/、A3,A3/が供給される。これに対応して、増幅回路として動作するクロックドインバータ回路のクロック端子にはG、G/の動作制御信号が供給される。

【0062】前記同様なデコーダ又はシフトレジスタR 0により、相補信号A0,A0/を活性化し、それに対 応した2つのクロックドインバータ回路を動作状態にして、その論理しきい値の差分に対応した信号を形成し、それを動作制御信号 G、 G / により動作状態されたクロックドインバータ回路により増幅して、出力段に設けられたラッチ回路に保持させる。

【0063】デコーダ又はシフトレジスタR1~R3により、相補信号A1,A1/~A3,A3/を順次に活性化し、それに対応した2つのクロックドインバータ回路を順次に動作状態にして、それぞれの論理しきい値の差分に対応した信号を順次に形成し、それを動作制御信号G、G/により動作状態されたクロックドインバータ回路により増幅して、出力段に設けられたラッチ回路に順次に保持させる。このようにして、出力から4ビットの識別番号を得ることができる。

【0064】図12には、前記図11の多ビット識別番号発生回路の一実施例の具体的回路図が示されている。上記各クロックドインバータ回路が前記図10(B)に示したような直列形態のNチャネルMOSFET及びPチャネルMOSFETから構成され、同じパターンの回路素子が直列に並べて構成できることが判る。出力部に設けられたラッチ回路を構成するCMOSインバータ回路もクロックドインバータ回路と同様に4つのMOSFETで構成し、そのクロック端子には定常的に動作状態になるようにPチャネルMOSFETのゲートには、回路の接地電位を、NチャネルMOSFETのゲートには電源電圧を供給するようにしてもよい。このようにすれば、全回路が同じ回路構成となり、前記多ビットの識別番号発生回路を規則的に半導体基板上にレイアウトする上で好適なものとなる。

【0065】図13には、この発明に係る多ビット識別番号発生回路の更に他の一実施例の回路図が示されている。この実施例は、図11の実施例の変形例であり、対応する2つのクロックドインバータ回路が一対一に接続されている。他は、前記図11の実施例と同様である。この実施例でも回路の簡素化のために増幅回路として動作する2つのクロックドインバータ回路は共用させられ、出力部にはラッチ回路が設けられている。

【0066】図14には、前記図13の多ビット識別番号発生回路の一実施例の具体的回路図が示されている。上記各クロックドインバータ回路が前記図10(B)に示したような直列形態のNチャネルMOSFET及びPチャネルMOSFETから構成され、同じパターンの回路素子が直列に並べて構成できることが判る。図12との相違は、前記のように2つのクロックドインバータ回路を一対一に対応させて接続される部分のみであり、他は前記図12の実施例と同様である。この実施例でも、全回路を同じ回路構成とすることができ、前記多ビットの識別番号発生回路を規則的に半導体基板上にレイアウトする上で好適なものとなる。

【0067】図15及び図16には各々、この発明に係

る半導体集積回路装置の識別システムにおける照合アルゴリズムの一実施例の構成図が示されている。ここでは CMOSゲート回路の論理しきい値の比較結果情報を用いた方法を説明するが、論理しきい値の大きさの順位を用いる方法も全体の流れは同じである。以下の説明において、図面上の①②…等は、(1)(2)…等に置き換えて説明している。

【0068】図15には、登録方法の説明図が示されている。

- (1) 識別番号発生回路から256ビットのCMOSゲート回路の論理しきい値の比較結果情報を読み出す。
- (2) それを識別番号管理台帳に登録し、測定データなど の情報を格納したデータベースと関連付けるために管理 番号を設ける。
- (3) 登録数を1つ増やす。ここでは、新規に登録される 識別番号は、常に登録済みのものと重複しないことが前 提だが、新規登録時に登録済みのものとの重複を確認 し、何ならかの警告を発するというような手順を追加す ることも有効である。

【0069】図16には、照合方法の説明図が示されている。このシステムでは、登録時と照合時の環境や条件の違いによる識別番号の変動を許容することが特徴である。

- (1) 識別番号発生回路から256ビットのCMOSゲート回路の論理しきい値の比較結果情報を読み出す。これを被識別番号という。
- (2) 管理台帳から登録識別番号を順次取り出す。
- (3) 登録識別番号と被識別番号を比較する。比較方法に ついては、後述する。
- (4) 登録識別番号と被識別番号の比較結果の違いが小さいものを一致候補にする。(2) ~(4) 繰り返すことで、 最終的に全ての登録識別番号の中で最も違いが小さいも のが同一最有力候補となる。

【0070】図17には、図16の比較方法の一例の説明図が示されている。被識別番号は、256ビットのCMOSゲート回路の論理しきい値の比較結果出力の一部である24ビットを取り出して示したものである。識別番号1~5は、登録識別番号である。その中の網掛け部分は、被識別番号のビットと異なつた部分である。右端に不一致ビット数の合計を示す。

【0071】識別番号発生回路の"0"、"1"出力パターンは、個々のユニット毎に特有であるから、同一ユニットから出力された識別番号であるかは、パターンを構成するビット数の一致の割合で判定できる。ここでの識別番号は説明のための例に過ぎないが、識別番号5の不一致ビット数が1で、それ以外は5から17と明らかに識別番号5の一致率が際立つて高い。よつて識別番号5を最有力候補とすることができる。

【0072】図18には、この発明が適用される半導体 集積回路装置の一実施例の構成図が示されている。まず 本体LSIのプロープ検査を行う。この時、例えばLSIに搭載されたメモリ部に不良があった場合、不良メモリセルを予備メモリセルに置き換えるための救済情報を作成する。通常の汎用メモザなどでは、この後レーザ救済などを行うが、この実施例の半導体集積回路装置では、本体LSIはそのままダイシングされ組立てられる。さらにその後エージング、選別などの工程で検出された不良情報をプローブ検査時の救済情報に追加する。最終救済情報は、プログラミング専用チップに書き込まれる。本体LSIとプログラム専用チップはマルチチップモジュールとして組み合わせて使用する。

【0073】図19には、この発明が適用される上記マルチチップモジュールの一実施例のブロック図が示されている。本体LSIとプログラム専用チップとは、データ交換制御回路を通してクロックに同期してデータがシリルアルに伝達される。つまり、本体LSIの識別番号発生回路で生成された識別番号は、データ交換制御回路を通してプログラム専用チップに伝えられる。

【0074】プログラム専用チップでは、1つのユニット分に対応した複数の登録番号(識別番号)とその欠陥 救済情報が一対一に対応してプログラミングデータとし て保持されている。プログラム専用チップは、上記本体 LSIから前記データ交換制御回路を介して伝えられた 識別番号が計数器を介して被識別番号レジスタに登録される。

【0075】照合回路は、かかる被識別番号とプログラミングデータの中の登録識別番号との比較照合を行う。この照合動作は、前記図17に示したアルゴリズムに従って登録時と照合時の環境や条件の違いによる識別番号の変動を許容しつつ判定を行う。一致候補番号が検出されると、プログラミングデータの中のレジスタデータがデータ読み出し回路に読み出される。そして、データ交換制御回路を介して前記識別番号とは逆に、プログラム専用チップから本体LSIに向けて、救済情報が伝えられる。この救済情報は、シリアル/パラレル変換されてデータレジスタに保持され、欠陥救済に用いられる。

【0076】プログラム専用チップは、1つのユニットに対応した複数チップの欠陥救済情報を持っているので、1ユニット分の複数の本体LSIに対して1種類のプログラム専用チップが形成されて共通に組み合わされて用いられる。そのため、本体LSIとプログラム専用チップとを一対一に対応させて製造、管理及び組み立てる必要はない。

【0077】図20には、プログラム専用チップの一実施例のブロック図が示されている。プログラム専用チップは、特に制限されないが、識別番号解読回路、照合回路及びプログラミングデータとデータ読み出し回路等から構成される。登録識別番号、レジスタデータはフューズのレーザー照射による選択的な切断によって登録される。

【0078】照合回路では、前記図17の判定アルゴリズムに対応し、減算器を用いて減算結果の絶対値から比較器1で上限値と比較して、乖離検出を行う。比較器2では順次置き換えられる最小累積距離を基準にして上記累算器から出力される累積距離を比較して判定回路により、前記乖離検出信号とともに1~Nから1つの一致候補番号を出力する。この一致候補番号によりレジスタデータが選択されて、データ読み出し回路に伝えられる。上記データ読み出し回路は、ECC機能(誤り訂正機能)を持つようにされる。これによりデータの信頼性が高められる。

【0079】図21には、本願に係る識別番号発生回路を搭載した半導体集積回路装置の、いわゆる後工程と言われる一実施例の製造工程(1)ないし(13)の構成図が示されている。この実施例では、本体LSIをDRAMとSRAMが混載された大規模システムLSIとし、プログラム専用チップはレーザ切断メタルフューズの使用を前提としている。以下、図21図を用いて製造工程の流れを説明する。

【0080】(1)本体LSIをプローブ試験テスタにより試験する。DRAMやSRAMの不良メモリセル救済情報、内部電源回路トリミング設定値、ディレイ回路設定値などと一緒に、LSI内の識別番号をホストコンピュータに転送する。ホストコンピュータは、送られた情報やその他の製造管理情報などと連結しデータベースに格納する。

- (2) 本体LSIウエハをダイシングする。
- (3) 本体 L S I のみ、マルチチップモジュール基板に仮 実装する。本図では、本体 L S I は 1 つであるが複数で あることもある。

【0081】(4) 選別試験テスタにより本体LSIから識別番号を読み出し、ホストコンピュータに送る。ホストコンピュータは、識別番号から本体LSIを認識し、個々の本体LSIに必要な情報をテスタに返す。必要な情報とは、上記の不良メモリセル救済情報や、本体LSI識別情報などホストコンピュータによりデータベースで管理されていたものである。これを本体LSIレジスタ情報と呼ぶ。選別試験テスタは、本体LSIレジスタ情報を、例えば不良メモリセル救済情報であれば、本体LSI内の救済回路の救済アドレスレジスタに格納し、内部電源回路設トリミング定値であれば内部回路内のトリミング値設定レジスタに格納する。

【0082】選別試験テスタは、本体LSIレジスタ情報設定後、プローブ試験ではできないような高速動作試験などを行う。さらにここで新たに不良になったものについては、その不良情報をホストコンピュータに転送する。ホストコンピュータは、送られた不良情報とで採取した情報を合わせ再救済や調整が可能であるか解析し、再びデータベースに格納する。

【0083】(5) プログラム専用チップに、本体LSI

に必要なレジスタ情報をプログラムする。さらに必要であれば、製造管理情報や、顧客情報、暗号、機能情報などのプログラムを行う。プログラム専用チップは、1チップに複数の本体LSI分の容量があるとすると、レーザ切断装置は、ホストコンピユータから100個の本体LSI分の識別番号とレジスタ情報を受け取り、受け取った情報をもとに、100個のプログラム専用チップに全て同じ100本体LSI分のレジスタ情報をプログラムする。

【0084】ここで、プログラム専用チップのフューズ 切断時間を見積もってみる。例えば、1個の本体LSI当たりのプログラムビット数が1000ビット、1個のプログラム専用チップに100本体LS1分格納(登録)できるとすると、1つのプログラム専用チップは10万本(1000×100)のヒユーズを搭載する。最新のレーザ切断装置の能力は、毎秒5000パルス以上であるので、約20秒で10万本すなわち1個のプログラム専用チップの切断が可能である。100チップでは、2000秒(33分)である。また、プログラム専用チップの面積は、1つのフューズの大きさを15平方マイクロンとすると、フューズ部だけで1.5平方ミリメートル、周辺回路やパッドを含めると約3平方ミリメートルである。

【0085】(6) レーザ切断不良チップを除去するため、プローブ検査を行う。なお本工程の前に、チップを保護する保護膜を付ける工程を付加することもある。検査データパターンは、ホストコンピュータから受け取る。ここで、レーザ切断不良チップが発生することもあるので、前記工程(5) でプログラムされるチップ数は、100個よりも多めとする。この数は歩留の実績によって調整する。ここで、プログラム専用チップが本体LSIは回収され別のグループに混成される。逆に、プログラム専用チップが余った場合は廃棄する。いずれにしても損害になるが、貴重な本体LSIを廃棄するよりは経済的である

【0086】(7) プログラム専用チップをダイシングする。ダイシングされたチップは、工程(6) において同一のプログラムがされた100個と余裕分がピックアップされ、本体LSIに対応するグループ(ロット) にまとめられる。

(8) プログラム専用チップをマルチチップモジュールパッケージに実装する。この時、前記工程(4) と(6) で対応付けられたグループが組み合わされなければならない。しかし、個々の本体LSIとプログラム専用チップを一対一で対応させる必要がないので、従来の組立工程と比べ大幅な工程の変更は必要ない。なお、本実施例では、本組立工程では後の分離工程(10)のために、完全な封止やキャップは行わないとしているが、必ずしもこの

方法に限定するものではない。

【0087】(9) 完成したマルチチップモジュールが最終選別試験される。プログラム専用チップには、上記実施例では、100チップ分の救済情報が収められて(登録されて)いる。ボード上の本体LSIが立ち上がる際、本体LSIとプログラム専用チップの間でデータ交換が行われる。具体的には、本体LSIから識別番号がプログラム専用チップに送られ、プログラム専用チップは、送られた識別番号と登録された識別番号を比較し、モジュールに実装された本体LSIを認識し、救済情報など必要なレジスタ情報を本体LSIに送る。本体LSIは、送られたレジスタ情報をもとに内部の初期設定を行う。その後、最終試験が行われる。含格したものは、次の封止工程に送られ、不合格のものは、分離工程に送られると同時に、不良情報がホストコンピュータに送られ、再生可能であるか解析される。

【0088】(10) 最終試験に合格したモジュールは封 止またはキヤップされ出荷される。

- (11) 不合格品のうち再生可能可能品は、プログラム専用チップが分離される。
- (12) 再生可能品は回収され、新たな数量単位にまとめられる。
- (13) 回収された再生可能品を、再び選別試験にかける。その際、本体LSIから識別番号が読み出され、それに対応する過去のプロープ試験情報、選別試験情報、最終選別試験情報などがホストコンピュータから取り出される。また図示していないが、この新たな再生可能品について、非再生品と同様にプログラム専用チップが作成され同様の工程を進行する。プログラム専用チップとして、電気的にプログラム可能な素子によるものに置き換えることもできる。この場合、工程数が削減できる。

【0089】図22には、本願に係る識別番号発生回路を搭載した半導体集積回路装置を回路実装ボードに組み立てる場合の一実施例の製造工程(1)ないし(15)の構成図が示されている。

【0090】(1)本体LSIをプローブ試験テスタにより試験する。DRAMやSRAMの不良メモリセル救済情報、内部電源回路トリミング設定値、ディレイ回路設定値などと一緒に、LSI内の識別番号をホストコンピュータに転送する。ホストコンピュータは、送られた情報やその他の製造管理情報などを連携しデータベースに格納する。

- (2) 本体LSIウエハをダイシングする。
- (3) 本体LSIをパッケージに組み立てる。
- (4) 図21の工程(4) と同じ。
- (5) 図21の工程(5) と同じ。
- (6) プログラム専用チップをダイシングする。ダイシングされたチップは、図21の実施例と同様に、本体LSIに対応するグループ(ロット)にまとめられる。

【0091】(7) 図21の工程(7) と同じ。

- (8) 本体LSIとプログラム専用チップを回路実装ボードに実装する。この時、前記工程(4) と(6) とで対応付けられたグループが組み合わされなければならない。しかし、個々の本体LSIとプログラム専用チップを一対一で対応させる必要がないので、従来の組立工程と比べ大幅な工程の変更は必要ない。
- (9) 完成したボードが実装試験される。ボード上の本体 LSIが立ち上がる際、本体LSIとプログラム専用チップの間でデータ交換が行われる。本体LSIまたはプログラム専用チップおよびボード実装にともなう不具合が確認されたものは、分離工程に送られると同時に、不良情報がホストコンピュータに送られ、再生可能であるか解析される。

【0092】(10) 試験に合格したボードは出荷される。

- (11) 不合格品のうち再生可能ボードは、プログラム専用チップが分離される。
- (12) 再生可能ボードは回収され、新たな数量単位にまとめられる。
- (13) 回収された再生可能ボードに対するプログラム専用チップが作られる。今回のレジスタ情報は、前回のレジスタ情報に実装試験結果が加えられたものである。
- (14) 回収されたボードは再び実装工程に戻され、前記工程(13)で作成されたプログラム専用チップとともに1つの実装ボードに実装され、以降同様の工程を進行する。
- (15) 図21の工程(13)と同様。

なお、ここに示した実施例は、一実施例にすぎず、適用 される製品や既存の生産ラインの形態により変化する。

【0093】図23には、本願に係る識別番号発生回路 を搭載した半導体集積回路装置の他の一実施例の製造工 程(1)ないし(11)の構成図が示されている。

(1) 本体LSIをプローブ試験テスタにより試験する。 DRAMやSRAMの不良メモリセル救済情報、内部電源回路トリミング設定値、ディレイ回路設定値などと一緒に、LSI内の識別番号をホストコンピュータに転送する。ホストコンピュータは、送られた情報やその他の製造管理情報などを連携しデータベースに格納する。

【0094】(2) 本体LS1ウエハをダイシングし、救済可能チップを選別する。

- (3) 本体LSIをベビーボードに仮組み立てする。
- (4) 組み立て不良などをチェック後に、エージングを行う。このとき、ベビーボード上のチップからは識別番号を読み出し、ホストコンピュータからは個々のチップに対応した救済データを取り出、ベビーボード上のチップに格納させる。
- (5) テスタによる選別を行う。
- (6) ベビーボードから本体LSIを分離する。
- (7) 本体LSIを出荷する。
- (8) 顧客にて本体LSIと同時にプログラムデバイスを

回路実装ボードに実装する。

【0095】(9) 本体LSIから識別番号を取り出す。(10) 通信回線を通してメーカー側のホストコンピュータをアクセスして上記実装された本体LSIに対応したデータを受け取り、上記プログラムデバイスに転送されてデータを格納する。通信回線を用いずに例えばCDROMのような電子メディアを使って配布してもよい。

(11) 最終ボードをテスタにより選別する。

【0096】以上の各実施例の半導体集積回路装置の製造方法においては、

(1) 本体LSIとプログラム専用チップの組み合わせは、プログラム専用チップに登録される本体LSI数であるため、一対一の管理が不要となり、生産性が向上するとともに既存の生産設備の変更が少なくて済む。

【0097】(2) プログラム専用チップにレーザ切断フューズが使用できる。メタルフューズの他の電気的プログラミング可能な素子に対しての長所は、標準CMOSプロセスに対して変更が小規模、本体LS1の仕様に合わせた設計変更が容易であり、プロセスの世代に依存しないことなどである。標準プロセスからの変更点は、最終配線層形成とパッシベーション工程である。

【0098】(3) 本体LSIレジスタは、ラッチ回路でよいので面積が小さく、本体LSIのチップサイズ低減になる。

【0099】(4) 本体LSIにチップ識別番号発生 回路を搭載すれば、本体チップにプログラマブル素子プロセスを追加する必要がない。

【0100】(5) プログラム専用チップの置き換え(リペア)ができる。モジュールやポードに実装後に本体LSIに修正や問題が発生した時、プログラム内容を変更したチップを交換することで対応できる。

【0101】(6) ホストコンピュータを中心とした情報の交換を、ネットワークを利用して実現することで離れた場所の製造工場を使用することができ、経済的な生産活動が可能となる。

【0102】図24は、本願発明に係るチップ識別番号 発生回路の利用例の他の構成図が示されている。この実 施例は、企業間の電子部品調達市場における不正行為や 様々なトラブルを軽減することを目的としている。

【0103】工場から出荷される半導体LSIには、前記のようなチップ識別番号発生回路が組み込まれている。工場すなわちメーカは、出荷品全てのチップ識別番号を採取する。チップ識別番号は、ランダムであるので管理上都合の良いLSI管理番号と対応させる。さらに各種の管理情報、例えば生産ライン名や製造日などと関連付ける。

【0104】図24の(1)のように顧客Aに直接納入する場合、製品を梱包したユニット(箱など)番号や顧客番号などの帳票データなどの情報をデータベースの管理情報に追加する。品物を受け取った顧客Aは、受け入れ

検査時にチップ識別番号を全LSIまたは抜き取ったLSIから読み出す。次に顧客Aは、例えばインターネットなどのネットワークを通じメーカのデータベースにアクセスする。データベースから、入荷したユニットに含まれるLSIのチップ識別番号を取り出し、入荷したLSIから読み出した識別番号と比較する。識別番号どうしが一致すれば、製品の納入が正しいことが確認できる。この手法は汎用品でも顧客カスタム品でも可能であるが、特にカスタム品の場合有効である。

【0105】図24において、仲介業者(卸業者)が介入する場合を想定してみる。工場出荷は、上記と同じである。受け取った1次卸業者は、通常梱包を開梱しないが、ユニット番号をメーカのサーバに照会すると同時に、次の納品先情報などを登録する。さらに2次、3次の卸業者も同様にする。最終顧客は、前記(1)と同様に入荷したLSIの識別番号をLSIから読み出し、メーカのデータベースに照会する。以上のシステムを構築することで次のような効果が期待できる

【0106】(1)納入品の取り違えが防止できる。

(2) 仲介業者による中古品の入れ替えなどの不正行為 を防止できる。

(3)返品による不良品および中古品の再販を防止できる。

(4) 流通ルートの確認ができる。

【0107】図25には、この発明に係る識別番号発生回路を組み込んだ半導体チップの回路設計方法の一実施例のフローチャート図が示されている。この実施例のような回路設計ソフトウェアをデザイン企業や製造専門企業に提供する。あるいは、同一機能をEDAベンダのツールに組み込むようにするものである。

【0108】(1)メニューをプルダウンして選択す

(2) メニューデータが生成される。2回目以後は、このメニューデータを指定するだけで所望のIPを選択できる。

(3) メニューデータを分析し、違反などを検出する。

(4)メニューデータに従い、必要な情報を、ローカルデータベースから取り出す。ローカルデータベースにない最新の情報は、インターネット等のネットワークを介し、製造専門会社のデータベース等から取得する。

(5) データベースから収集した情報をもとにに、ソフトIPに必要なデータを生成処理を行う。

(6) ソフトIPが生成可能か判断する。不可能であれば、ハードIP設計を選択する。

【0109】図26には、この発明に係る識別番号発生 回路を内蔵したLSI設計方法の一実施例のフローチャート図が示されている。この実施例では、特に制限されないが、特定用途向けLSI(ASIC)の設計フローに向けられている。

【0110】論理合成ツールは、前記図25に示した設

計フローでのソフトIP生成の判断結果により、真理値表やRTL記述、状態遷移図などからゲートレベルの論理回路(ネットリスト)を生成する。また、図示していないが、多くの場合、RTLなどは、VHDLやVerilog HDL等の機能記述言語をもとに生成される。論理合成の際必要とされるのは、セルライブラリ情報であり、これにはトランジスタレベルの接続情報や、ディレー情報、レイアウト情報などが含まれている。また、通常RTLなどには、制約情報と呼ばれるタイミング誤差許容値やレイアウト配置間隔、最大信号配線長などの情報が付加されている。DFTツールはゲートレベルの論理回路にLSIの検査に有効な診断論理を付加し、自動配置配線ツールによって最終的なレイアウトデータを作成する。

【0111】セルライブラリに登録されているセルの種類は、インバータやNAND(ナンド)、フリップフロップなどの最も基本的な回路構成要素が主なものである。一般にセルライブラリのデータ、例えばレイアウト情報などは人手により作成される。しかし、規模が大きい物や、例えばメモリのように基本的な機能は変わらないがその構成がわずかづつ異なる物については、自動セル生成ツールやラムコンパイラなどが用いられることがある。

【0112】ここで、本願発明でいうハードIPとソフトIPについて簡単に説明する。現在、半導体産業において、特に特定用途向けLSI設計製造においては、顧客(例えばゲーム機や自動車メーカなど)から受けた仕様をもとに、設計から製造までを1つの企業で行う総合企業形態と、設計だけを専業とするいわゆるLSIデザイン企業と、製造を専業とするいわゆるファンドリ企業によって分業化される形態に分類される。

【0113】また、最近では分業化の流れに乗り、IPを供給する企業(IPベンダ)やそれらの流通市場や、標準化支援団体などが生まれている。IPはLSIの設計効率を向上する上でも重要な存在となってきており、総合企業においても無視できないものとなっている。

【0114】 I Pには、大きくハード I Pとソフト I Pと呼ばれるものがある。両者の違いを、L S I デザイン企業とファンドリ企業による分業形態を対象した場合を比較してみる。L S I デザイン企業(ファブレス企業)は、顧客の仕様をもとに図 6 8 の V H D L や Verilog H D L 等の機能記述言語を用いたデータや、真理値表やネットリスト、R T L 記述、状態遷移図などのデータ、制約情報などを作成する。ただし、顧客自身が、これらのデータまで作成しL S I デザイン企業に渡す場合もある。

【0115】次にLSIデザイン企業は、冒頭で述べた 論理合成ツールを使用してネットリストを作成する。論 理合成の際に、用いられる回路素子は、セルライブラリ に登録されているものに限られる。それらは、製品を製 造する製造専門会社が認定したものであり、一般に製造会社が自ら提供するのは、先に述べたインバータ回路やNANDゲート回路のような基本的なものである。

「【0116】ただし実際には、製造専門会社も、自社の競争力をたかめるため、より複雑なものを提供している。しかし、製造専門会社だけで、例えばPLLやSRAM、演算回路など複雑で高機能な回路を準備することは困難であるため、それらを設計し供給するIPベンダが多く登場する。IPの中でもPLLなどは、回路自身が複雑で、かつ使用するプロセスに特性が大きく依存するため、IPベンダは一般的にハードIPという形で供給する。ハードIPは、簡単にいうとセルライブラリに、IPベンダが設計したセルレイアウトが登録されるものである。それ故、ハードIPベンダはハードIPを供給する場合に、製造専門会社はもちろん、そのプロセス世代毎にもIPを変更し、製造会社の認定を受け、さらに各LSIデザイン企業の持つセルライブラリに登録してもらわなければならない。

【0117】一方、ソフトIPの場合、IPベンダは、 先のVHDLやVerilog HDL等の機能記述言語を用いたデータや、真理値表やネットリスト、RTL記述、 状態遷移図などのデータ、制約情報などを、LSIデザイン企業やファンドリ企業、あるいはその上の顧客に供給するのみである。そのため現在、特定用途向けLSIの市場では、ソフトIPの普及が先行しており今後もその優位性は変わらないと考えられる。また、ラムコンパイラもあくまでセルライブラリの部品の作成を自動化するものであり、ハードIPの範疇に含まれる。

【0118】上記のように、ハードIPによる供給形態は、IPの流通や普及の点で劣り、さらにハードIPを供給する側にもプロセス毎の設計変更などの負担などの短所がある。対して、この実施例の識別番号発生回路は完全論理記述型回路で構成されるためソフトIP化が比較的容易である。例えば、セルライブラリにCMOSナンドゲート回路(当然ある)が既に登録されていれば、ネットリストやRTL記述のみでIPを設計企業に供給できる。自動配置配線処理は配置や配線の結果が不規則でることが弱点として上げられるが、この実施例の識別番号発生回路は、前記のような規則的な素子配置を考慮したものであり、かかる自動配置配線処理にも好適なものとなる。

【0119】近年、LSIにID番号や各種の固有情報 (以降、これを一般情報と呼ぶ)などを組み込む応用例が増えている。例えば、製品の製造ライン番号や、製造 週番号、製品のグレード、製造管理情報であったりする。これらは、一般にレーザフューズやEPROMなどを用いてID番号をプログラムしている。このプログラムにおいて、当然レーザプログラムのミスはあってはならないし、しかも、レーザフューズ方式は、ほとんどウェハ状態で加工されるが、レーザ工程以降の工程で変化

してもならない。その情報が、生命・財産にかかわる内容のものであればなおさら重要である。

【0120】しかし、プログラム後ダイシングされチップがひとつひとつばらばらな状態では、レーザプログラム時に書き込まれた一般情報は読み出すことはできても、それが正しいかどうかを確認することは、非常に困難であるという重要な問題がある。その対策として次のようなものが考えられる。一つには、パリティビット付加し、データの変動を検出するものである。パリティ検査のための機能は、チップに内蔵してもよいが、測定器において判定してもよい。しかし、厳密な意味で、チップに書き込まれているデータを確認したことにはならない。

【0121】他の一つは、読み出した情報の信頼性を確保するため、何らかの方法で読み出した一般情報を記録する仕掛けを作り、情報の重複を確認する方法である。この方法では、最悪重複したチップを全て不良品扱いとすることで製品の事故は防ぐことができる。しかし、現実には複数のチップの読み出し情報が重複した場合、どれが正しいものであるか確認は困難であり、チップの管理及び処置が複雑となる。つまり、先に上げた問題の本質的な解決方法は、いったんばらばらにされたチップを識別し、そのチップの正しい情報を知り得て、それと比較することであると考えられる。

【0122】そこで、チップに固有の識別番号を付け加え、その情報を元に正しい番号をデータベース等から得るという発想も考えられるが、それ自体を同じレーザフューズで書き込んでも、それはいたちごっこになるだけである。

【0123】一方、情報論(例えば、情報論:瀧康夫著、岩波新書刊)によれば、符号間の距離(例えばハミング距離)が大きければ、それらに雑音が乗っても、元の情報の変化の検出とさらに修復も可能であるということが周知(例えば、誤り訂正符合とその応用:映像情報メディア学会編、オーム社刊)である。ここでは符合とは、レーザフューズで書き込んだ情報であり、雑音とはその一部が変化したことに相当する。

【0124】つまり、上記固有情報に、符号間の距離の大きなチップ固有識別番号を加えることで、全体の情報の一部が多少変化しても、他の識別番号すなわちチップと十分区別できるようになる。そこで、本願発明に係る識別番号発生回路の利用が有効となるものである。

【0125】図27には、この発明に係る識別番号発生回路内蔵の半導体チップを用いた半導体集積回路装置の製造方法の一実施例のフローチャート図が示されている。一般情報とチップに符号間の距離の大きな固有の識別番号を合わせた情報(以降、これを管理情報と呼ぶ)を指示されたウェハ上のレーザフューズにプログラムする。固有識別番号は、内蔵の識別番号発生回路で生成されたものが用いられる。

【0126】一般情報と固有識別番号は、管理情報として、データベース上に保存され管理される。管理情報は、例えば一般情報+チップの識別番号から構成される。上記一般情報の設定に、前記図7の固有情報回路を利用することができる。

【0127】半導体集積回路装置又はICカードの組み立て後の検査工程では、管理情報を読み出してデータベースを参照し同一の管理情報があるか確認する。同一の管理情報がデータベース内に存在すれば、レーザによるプログラムは正しいと判定される。同一の管理情報がデータベース内に見付からない時は、最も類似した管理情報を抽出する。次に、読み出した情報と抽出した管理情報のそれぞれの一般情報どうしを比較する。

【0128】この読み出しの際、一般情報の部分については、例えば電源電圧条件を変えるなど複数の条件で読み出し、固有識別番号については1回のみ読み出すことで、短時間にデータの書き込みが十分安定しているか確認することができる。なお、試験中は高速にデータベース上の管理情報との照合を行う必要がある。例えば、検査が始まる前に予め参照される管理情報のデータを試験装置に付随するワークステーション等に格納しておいてもよい。

【0129】上記の方法によって、プログラム情報の迅速で正確な確認が出来るようになる。しかも、固有識別番号の書き込みをレーザフューズ等で逐一行うと、加工時間とチップ面積の増加をもたらす可能性があるが、本願発明に係るゲート回路の論理しきい値のバラツキを用いたチップ識別番号発生回路を用いることで、簡単にしかも自動的に固有識別番号を得ることができる。

【0130】つまり、レーザプログラムに先立つ、プローブ検査等で取得されたチップ識別番号および、ロットやウェハ等の情報を、管理情報データベースに登録する。指示されたウェハ上のチップに対応する管理情報をレーザフューズへ書き込むというものである。

【0131】図28には、この発明に係る識別番号発生 回路を搭載した半導体チップを用いた半導体集積回路装 置の組み立て工程(いわゆる後工程)の一実施例のフロ ーチャート図が示されている。

【0132】(1)プローブ検査では、識別番号発生回路によるID番号、ロット名、ウェハ番号、チップ番号等をデータベースに登録する。

- (2)登録時に既に登録されたID番号に類似した新たなID番号が発生した場合、何らかの警告を発しチップを処置する。
- (3)組み立て試験以降の工程では、既にチップはダイシング工程にてバラバラに分かれているため、識別番号発生回路による I D番号と、工程番号、当該工程ロット名をデータベースに登録する。
- (4) 本願に係る識別番号発生回路によって取得できる ID番号は、組み立て工程の機械的、熱的ストレスやバ

ーイン工程の電気的ストレス等で変動する可能性がある ため、最新検査工程で取得されたID番号をデータベー スに格納する。

- (5)後工程内のチップ追跡の必要がない場合、<sup>\*</sup>最終出 荷選別工程でのみ識別番号発生回路による I D番号を取 得しデータベースに登録する。
- (6) 各試験工程で、不良になったチップの既取得 I D 番号情報は、削除するか印を付けて以降の検索処理時間を軽減する。

【0133】(7)マーキング工程では、製品を製造したラインを示す記号や番号、製造した時期を示す年番号や週番号が刻印されることがある。個別サンプルの識別を行う上で、これらの刻印は検索のための情報となる。そこで、出荷選別2では、識別番号発生回路によるID番号とこれらの刻印情報をデータベースに登録する。共通の刻印情報を持つチップでは、識別番号発生回路によるID番号は全て独立である必要があるが、異なる刻印情報を持つチップでは、識別番号発生回路によるID番号に同一あるいは類似しても構わない。すなわち、各チップに搭載する識別番号発生回路によるID番号のごット数を削減できる。

(8)各工程毎の識別番号発生回路による I D番号の登録時に、I D番号をもとにロットの混入・混合を検出し、何らかの警告を発する。

【0134】この実施例では、全ての工程とデータベース間がオンラインで直結しているが、現実には立地条件により通信回線による接続が困難である場合や、通信速度が遅い、バッチ処理が介在するなどの理由でリアルタイム性に欠けるような状況が発生する。そのような場合、いったんローカルなデータベースに蓄える。さらに、即時性が必要でない場合、記憶媒体に保存し、データベースまで輸送するか、現物と一緒に、次工程に搬送する。

【0135】各工程の試験装置や処理計算機などの制約などによって、データベースに集められるデータの形式が異なる場合がある。そのような場合、データフォーマットのを変換する処理を、データベース登録直前に挿入すればよい。

【0136】図29には、この発明に係る識別番号発生 回路を利用した半導体集積回路装置の救済方法の一実施 例の構成図が示されている。この実施例では、

- (1) 本体チップのプローブ検査が実施される。この検査によりDRAM等の救済データを識別番号発生回路から取り出した識別番号とともにホストコンピュータに送る。
- (2) ダイシングして完全動作品と救済可能品のみを取り出す。
- (3) 救済データ専用 E E P R O M のプローブ試験を実施する。

- (4) 正常動作品をダイシングし、ストックして置く。
- (5) 本体 L S I と救済データ専用 E E P R O M を同一モジュールに実装する。
- (6) 実装済モジュールの本体 L S I の識別番号を読み出し、対応する救済データを救済データ専用 E E P R O M に書き込む。
- (7) 選別試験を行う。
- (8) 良品LSIは出荷し、不良LSIのうち再度救済可能なものはステップ前記(6) に戻り、対応する救済データを救済データ専用EEPROMに書き込む。

【0137】これにより、半導体集積回路装置の救済が簡単にしかも合理的に行うようにすることができる。なお、半導体集積回路装置の救済の他にも上記識別番号を利用した検査コストの低減が可能である。半ウェハ上に半導体チップが形成された時点で行われるプローブ試験において、例えば、フラッシュメモリのような半導体チップでは、同じ回路機能で動作電圧が3.0V、2.5 V及び1.8 Vのように異なるものを別品種として製造するものがある。

【0138】このとき、1.8Vに対応した電圧設定によりテストを実施し、正しくメモリ動作が行われるか否かの判定が行われる。この判定により良品とされた半導体チップには、その識別番号に1.8V動作確認の電圧情報が記録される。動作確認の情報は、半導体チップそれ自体に不揮発的に書き込み保持される。そのために、半導体チップ内には、フラッシュメモリからなるような管理メモリが設定される。

【0139】上記1.8Vで不良となったチップについては、2.5Vに電圧設定してメモリ動作が行われるか否かの判定が行われる。この判定により良品とされた半導体チップには、その識別番号に2.5V動作確認の電圧情報が記録される。そして、上記2.5Vで不良となったチップについては、2.5Vに電圧設定してメモリ動作が行われるか否かの判定が行われる。この判定により良品とされた半導体チップには、その識別番号に3.0V動作確認の電圧情報が記録される。この3.0Vで不良となったチップは不良チップとして廃棄される。

【0140】この実施例においては、例えば上記1.8 Vで動作するものとされた半導体チップについて、2.5 Vや3.0 Vでの動作試験を行うことなく、2.5 Vや3.0 Vでの動作が可能なものとして扱われる。同様に、上記2.5 Vで動作するものとされた半導体チップについて、3.0 Vでの動作試験を行うことなく3.0 Vでの動作が可能なものとして扱われる。このため、

1.8 Vで動作するものとされた半導体チップを2.5 Vや3.0 Vでの動作させたときに不良となる可能性を持つが、その確率は小さいと考えられるので逐一各電圧での動作を行うことよりもそれを省略してテスト時間の短縮化を図った方が全体としての製造のコストの低減が可能になる。

【0141】そして、フラッシュメモリ単体として組み 立てるとき、あるいはマイクロプロセッサ等と組み合わ せて1つの半導体集積回路装置として組み立てられると き、上記識別番号からホストコンピュータに記憶された 動作電圧情報を得て、適合するものが組み合わられる。 このとき、2.5 Vで動作する半導体集積回路装置は、 前記1.8 Vの動作確認のチップも用いることができ、 3.0 Vで動作する半導体集積回路装置は、前記1.8 Vと2. 5 Vで動作するチップも用いることができる。 【0142】以上本発明者よりなされた発明を実施例に 基づき具体的に説明したが、本願発明は前記実施例に限 定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。例えば、図1 において、ナンド (NAND) ゲートに代えて、ノア (NOR) ゲート回路を用いるものであってもよい。た だし、ノアゲート回路では、動作制御信号Gのハイレベ ルによりロウレベルの出力信号を形成するので、次段の ゲート回路のPチャネルMOSFETにはロウレベルの 電圧が与えられてしまうので、NBTIによる素子特性 の劣化の観点からは前記実施例のようなナンドゲートが 有効である。

【0143】レジスタ等のような適当な記憶回路を設け、電源投入時のみに上記識別番号発生回路を動作状態にし、それ以外は、識別番号発生回路の全ての電源を遮断してしまうことにより、ノアゲート回路を用いた場合やCMOSクロックドインバータ回路を用いた場合の素子特性の劣化を実質的に問題にならないようにするものであってもよい。この発明は、半導体集積回路装置又は半導体チップに固有の識別情報を割り当てて、個々の半導体集積回路装置又は半導体チップの識別を行うようにした半導体集積回路装置又は半導体チップの識別方法と半導体集積回路装置の製造方法、半導体集積回路装置及び半導体チップに広く利用することができる。

#### [0144]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。互いに同じ製造過程をもって同一の形態として形成された第1と第2ゲート回路を含み、上記第1のゲート回路の第1の入力と出力とを接続し、上記第2のゲート回路の第1の入力に上記第1のゲート回路の共通接続された入力と出力を接続し、上記第1及び第2のゲート回路の第2の入力には、動作制御信号を供給して動作状態のときに上記第1ゲート回路と第2ゲート回路の論理しきい値の差によって決まる固有の識別情報を上記第2のゲート回路の出力信号に基づいて形成する単位識別回路の複数個を備えることにより、論理しきい値のバラツキに対応した固有の識別情報を簡単に効率よく得ることができるという効果が得られる。

#### 【図面の簡単な説明】

【図1】この発明に係る半導体識別回路の一実施例を示

す基本的回路図である。

【図2】図1の半導体識別回路の一実施例を示す具体的 回路図である。

【図3】図1の半導体識別回路の動作の一例を説明する ための波形図である。

【図4】この発明に係る多ビット識別番号発生回路の一 実施例を示す回路図である。

【図5】図4の多ビット識別番号発生回路の動作を説明 するための波形図である。

【図6】この発明に係る多ビット識別番号発生回路の他の一実施例を示す回路図である。

【図7】この発明に用いられる1ビット固定番号発生回路の一実施例を示す回路図である。

【図8】この発明に係る多ビット識別番号発生回路の一 実施例を示すブロック図である。

【図9】この発明に係る多ビット識別番号発生回路の一 実施例を示すレイアウト図である。

【図10】この発明に係る半導体識別回路の他の一実施 例を示す基本的回路図である。

【図11】この発明に係る多ビット識別番号発生回路の 他の一実施例を示す回路図である。

【図12】図11の多ビット識別番号発生回路の一実施 例を示す具体的回路図である。

【図13】この発明に係る多ビット識別番号発生回路の 更に他の一実施例を示す回路図である。

【図14】図13の多ビット識別番号発生回路の一実施 例を示す具体的回路図である。

【図15】この発明に係る半導体集積回路装置の識別システムにおける照合アルゴリズムの登録方法の一実施例を示す構成図である。

【図16】この発明に係る半導体集積回路装置の識別システムにおける照合アルゴリズムの照合方法の一実施例を示す構成図である。

【図17】図16の比較方法の一例を示す説明図であ ス

【図18】この発明が適用される半導体集積回路装置の一実施例を示す構成図である。

【図19】この発明が適用されるマルチチップモジュールの一実施例を示すブロック図である。

【図20】図19のプログラム専用チップの一実施例を示すブロック図である。

【図21】本願に係る識別番号発生回路を搭載した半導体集積回路装置の一実施例の製造工程を説明するための構成図である。

【図22】本願に係る識別番号発生回路を搭載した半導体集積回路装置を回路実装ボードに組み立てる場合の一 実施例の製造工程を説明するための構成図である。

【図23】本願に係る識別番号発生回路を搭載した半導体集積回路装置の他の一実施例の製造工程を説明するための構成図である。

【図24】本願発明に係るチップ識別番号発生回路の利用例を説明するための構成図である。

【図25】この発明に係る識別番号発生回路を組み込んだ半導体チップの回路設計方法の一実施例を示すフローチャート図である。

【図26】この発明に係る識別番号発生回路を内蔵した LSI設計方法の一実施例を示すフローチャート図であ る。

【図27】この発明に係る識別番号発生回路内蔵の半導体チップを用いた半導体集積回路装置の製造方法の一実施例のフローチャート図である。

【図28】この発明に係る識別番号発生回路を搭載した


半導体チップを用いた半導体集積回路装置の組み立て工程の一実施例を示すフローチャート図である。

【図29】この発明に係る識別番号発生回路を利用した 半導体集積回路装置の救済方法の一実施例を示す構成図 である。


#### 【符号の説明】

 $G1 \sim G4$ 、 $G01 \sim G34 \cdots$  ナンドゲート回路、 $IV0 \sim IV3 \cdots$  インバータ回路、 $R0 \sim R3 \cdots$  デコーダ又はレジスタ、 $SW \cdots$  スイッチ、BL1,  $BL2 \cdots$  小ブロック、 $CN1 \sim CN4 \cdots$  クロックドインバータ回路、 $Q1 \sim O16 \cdots$  MOSFET。

【図1】



【図2】



[図3]

[図7]

N1

VDD

T


N1

VSS


G

-----N2


【図4】




【図6】




【図5】





[図8]






【図10】







【図11】





[図13]






【図15】







【図16】




[図18]




【図19】




【図20】




[図21]




[図22]




【図23】




【図24】




【図25】




【図26】




【図27】



【図28】



【図29】



### フロントページの続き

## (72)発明者 村中 雅也

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内 F ターム(参考) 5F038 AV06 DF06 DT13 EZ20